- 您现在的位置：买卖IC网 > PDF目录16069 > CORE10/100-RM (Microsemi SoC)IP CORE10/100 ETHERNET MAC PDF资料下载
参数资料
| 型号： | CORE10/100-RM |
| 厂商： | Microsemi SoC |
| 文件页数： | 20/106页 |
| 文件大小： | 0K |
| 描述： | IP CORE10/100 ETHERNET MAC |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页
Interface Descriptions
Table 3-1 · Core10100 Parameters (continued)
Core10100 v4.0
Parameter
CSRWIDTH
Values
8, 16, 32
Default
Value
32
Description
Sets the width of the data bus used to access the registers within the
core.
Defines the maximum number of frames that can reside in the
TCDEPTH
1 to 4
1
transmit FIFO at one time. The maximum number of frames that
reside in the TX FIFO at one time is 2 TCDEPTH .
Defines the maximum number of frames that can reside in the
RCDEPTH
TFIFODEPTH
1 to 4
7 to 12
2
9
receive FIFO at one time. The maximum number of frames that
reside in the RX FIFO at one time is 2 RCDEPTH -1.
Sets the size of the internal FIFO used to buffer transmit data. The
size is 2 TFIFODEPTH × AHB_DWIDTH / 8 bytes.
The transmit FIFO size must be greater than TCDEPTH times the
maximum permitted frame size.
RFIFODEPTH
7 to 12
10
Sets the size of the internal FIFO used to buffer receive data. The
size is 2 RFIFODEPTH × AHB_DWIDTH / 8 bytes.
The receive FIFO size must be greater than RCDEPTH times the
maximum permitted frame size.
RMII
0, 1
0
When set to 1, the core supports RMII interface. When set to 0, the
core supports MII interface.
Parameters on Core10100_AHBAPB
Table 3-2 · Core10100_AHBAPB Parameters
Parameter
Values
Default Value
Description
Must be set to match the supported FPGA family.
11 – Axcelerator
12 – RTAX-S
14 – ProASIC PLUS
FAMILY
0 to 99
17
15 – ProASIC3
16 – ProASIC3E
17 – Fusion
20 – IGLOO
21 – IGLOOe
This controls the core’s support of half-duplex operation.
0 – Half- and full-duplex operation supported
FULLDUPLEX
0 to 1
0
1 – Full-duplex only
When set to '1', the collision and backoff logic required to
support half-duplex operation is omitted, reducing the size of
the core.
20
v4.0
相关PDF资料 |
PDF描述 |
|---|---|
| M3CMK-2040K | IDC CABLE - MKC20K/MC20F/MCG20K |
| M3AMK-2040K | IDC CABLE - MSC20K/MC20F/MCG20K |
| M3UUK-4020K | IDC CABLE - MKS40K/MC40F/MKS40K |
| BQ26221PWG4 | IC BATTERY MONITOR HP 8-TSSOP |
| MAX6328UR29+T | IC MPU/RESET CIRC 2.93V SOT23-3 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CORE10GMAC-OM | 功能描述:HW/SW/OTHER 制造商:microsemi corporation 系列:* 零件状态:在售 标准包装:1 |
| CORE10GMAC-OMFL | 功能描述:HW/SW/OTHER 制造商:microsemi corporation 系列:* 零件状态:在售 标准包装:1 |
| CORE12X4 | 制造商:Bogen Communications 功能描述:12 X 4 MATRIX CONTROLLER |
| CORE1553BBC-AN | 功能描述:IP MODULE CORE1553 BUS CTLR RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BBC-AR | 功能描述:IP MODULE CORE1553 BUS CTLR RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。