- 您现在的位置：买卖IC网 > PDF目录16069 > CORE10/100-RM (Microsemi SoC)IP CORE10/100 ETHERNET MAC PDF资料下载
参数资料
| 型号： | CORE10/100-RM |
| 厂商： | Microsemi SoC |
| 文件页数： | 38/106页 |
| 文件大小： | 0K |
| 描述： | IP CORE10/100 ETHERNET MAC |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页当前第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页
Software Interface
Table 4-22 · Missed Frames and Overflow Counter Bit Functions
Core10100 v4.0
Bit
CSR8.28
CSR8.(27..17)
CSR8.16
CSR8.(15..0)
Symbol
OCO
FOC
MFO
MFC
Function
Overflow counter overflow (read-only)
Gets set when the FIFO overflow counter overflows.
Resets when the high byte (bits 31:24) is read.
FIFO overflow counter (read-only)
Counts the number of frames not accepted due to the receive FIFO overflow.
The counter resets when the high byte (bits 31:24) is read.
Missed frame overflow
Set when a missed frame counter overflows.
The counter resets when the high byte (bits 31:24) is read.
Missed frame counter (read-only)
Counts the number of frames not accepted due to the unavailability of the receive
descriptor.
The counter resets when the high byte (bits 31:24) is read. The missed frame counter
increments when the internal frame cache is full and the descriptors are not available.
Table 4-23 · MII Management and Serial ROM Interface Register (CSR9)
Bits 31:24
Bits 23:16
MDI
MDEN
MDO
MDC
Bits 15:8
Bits 7:0
SDO
SDI
SCLK
SCS
Note:
The CSR9 register has unimplemented bits (shaded). If these bits are read they will return a predefined value. Writing to
these bits has no effect.
Table 4-24 · MII Management and Serial ROM Register Bit Functions
38
Bit
CSR9.19
CSR9.18
CSR9.17
CSR9.16
Symbol
MDI
MDEN
MDO
MDC
Function
MII management data in signal (read-only)
This bit reflects the sample on the mdi port during the read operation on the MII
management interface.
MII management operation mode
1 – Indicates that Core10100 reads the MII PHY registers
0 – Indicates that Core10100 writes to the MII PHY registers
This register bit directly drives the top-level MDEN pin. It is intended to be the active low
tristate enable for the MDIO data output.
MII management write data
The value of this bit drives the mdo port when a write operation is performed.
MII management clock
The value of this bit drives the mdc port.
v4.0
相关PDF资料 |
PDF描述 |
|---|---|
| M3CMK-2040K | IDC CABLE - MKC20K/MC20F/MCG20K |
| M3AMK-2040K | IDC CABLE - MSC20K/MC20F/MCG20K |
| M3UUK-4020K | IDC CABLE - MKS40K/MC40F/MKS40K |
| BQ26221PWG4 | IC BATTERY MONITOR HP 8-TSSOP |
| MAX6328UR29+T | IC MPU/RESET CIRC 2.93V SOT23-3 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CORE10GMAC-OM | 功能描述:HW/SW/OTHER 制造商:microsemi corporation 系列:* 零件状态:在售 标准包装:1 |
| CORE10GMAC-OMFL | 功能描述:HW/SW/OTHER 制造商:microsemi corporation 系列:* 零件状态:在售 标准包装:1 |
| CORE12X4 | 制造商:Bogen Communications 功能描述:12 X 4 MATRIX CONTROLLER |
| CORE1553BBC-AN | 功能描述:IP MODULE CORE1553 BUS CTLR RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
| CORE1553BBC-AR | 功能描述:IP MODULE CORE1553 BUS CTLR RoHS:否 类别:编程器，开发系统 >> 软件 系列:* 标准包装:1 系列:ISE® 设计套件 类型:订阅 适用于相关产品:Xilinx FPGAs 其它名称:Q4986209T1081384 |
发布紧急采购，3分钟左右您将得到回复。