参数资料
| 型号： | IP-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 104/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页当前第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
6–4
1
Chapter 6: Testbench
Receiver Testbench Examples
To simulate errors using these tasks, you must turn on dynamic phase alignment
(DPA) and Atlantic error checking when parameterizing your MegaCore function.
Table 6–3. Error Generation Tasks in the Packet Generation Module
Task Format
General Description
Input Parameters Description
port[7:0] sets the port address (ADR bits [11:4] of SOP
control word).
err sets the error code for inserting various protocol
errors into the SPI-4 stream. The error codes are:
0 = no error
■
1 = invert DIP4 and set error bit
■
2 = omit start of packet (SOP)
■
3 = omit end of packet (EOP)
■
4 = insert a payload control word mid-packet (not really
■
an error)
Sends a single packet
■
5 = insert an idle followed by a payload control word
spi_gen.pkt2
and can optionally
mid-packet (not really an error)
(port,err,size,pkt_num)
insert various
protocol errors.
■
■
6 = set SOP in idle EOP (odd or even) control word
following packet
7 = set SOP in idle EOP (abort) control word following
packet
■
■
8 = set EOP (abort) for packet and insert error bit in
header
9 = invert dip4 but do not set error bit
All other values are undefined.
size sets the length field of the packet header.
pkt_num[7:0] sets the value of the first byte after the
header. This byte is then incremented for the rest of the
packet.
Sends a control word
for one clock cycle.
spi_gen.cw
(word[15:0],dip4err)
POS-PHY Level 4 MegaCore Function User Guide
The DIP4 is auto
calculated and
inserted into word
[3:0]. The DIP4
calculation can be
inverted.
word[15:0] is the control word to be inserted.
When the dip4err bit is set, the DIP4 calculation is
inverted.
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPS054193X | 功能描述:保险丝 800A 1000V 3GKN/75 RoHS:否 制造商:Littelfuse 产品:Surface Mount Fuses 电流额定值:0.5 A 电压额定值:600 V 保险丝类型:Fast Acting 保险丝大小/组:Nano 尺寸:12.1 mm L x 4.5 mm W 安装风格: 端接类型:SMD/SMT 系列:485 |
| IP-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMAC | 功能描述:开发软件 100G Ethernet Mac MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMACPHY | 功能描述:开发软件 100 Gb Ethernet MAC PHY MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEPHY | 功能描述:开发软件 100G Ethernet Phy MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。