参数资料
| 型号： | IP-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 42/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页当前第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
4–2
Chapter 4: Functional Description—Receiver
Block Description
Block Description
Figure 4–1 on page 4–2 shows the blocks and clocks that comprise the receiver
MegaCore function.
Figure 4–1. Block Diagram—Receiver
rdint_clk
SPI4.2
Interface
rdclk
Data Recei v er
And
Serial-to-Parallel
Con v erter
DPA Channel
Aligner
Data
Processor
Atlantic
Buffer 0
Atlantic
Interface 0
Atlantic
Atlantic
Buffer N
Interface N
rsclk
Status PHY
Status FSM
Status
Register
Status Hold
rxsys_clk
Status
Calculator
ra v _clk
Note to Figure 4–1 :
(1) The dotted lines illustrate the clock domain separations.
This section describes the top-level blocks of the POS-PHY Level 4 receiver MegaCore
function.
Data Receiver and Serial-to-Parallel Converter (rx_data_phy_altlvds)
Data and control words arrive on the rdat bus, and are sampled on both edges of
rdclk . Payload and control words contain two bytes, where bit 15 is the most
significant bit (MSB) and bit 8 is the least significant bit (LSB) of the first byte, and bit
7 is the MSB and bit 0 is the LSB of the second byte.
For 128- and 64-bit variations, an ALTLVDS_RX megafunction deserializes the SPI-4.2
rdat / rctl lines into words at ???? or ???? the rdat data rate, respectively. The rdint_clk
is derived from the rdclk input pin, and is the clock that drives the internal logic
elements for the receiver.
For 32-bit (quarter-rate) variations, an ALTDDIO_IN megafunction deserializes the
SPI-4.2 rdat / rctl lines into words at ??? the rdat data rate.
For rates above 311 Mbps, the Stratix ? III, Stratix II, Stratix GX, and Stratix devices
include a dedicated SERDES (ALTLVDS megafunction) implemented in LVDS I/Os.
For rates below 250 Mbps, LVDS I/O pins are used.
1
A fast phase-locked loop (PLL) is required for the ALTLVDS SERDES.
POS-PHY Level 4 MegaCore Function User Guide
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPS054193X | 功能描述:保险丝 800A 1000V 3GKN/75 RoHS:否 制造商:Littelfuse 产品:Surface Mount Fuses 电流额定值:0.5 A 电压额定值:600 V 保险丝类型:Fast Acting 保险丝大小/组:Nano 尺寸:12.1 mm L x 4.5 mm W 安装风格: 端接类型:SMD/SMT 系列:485 |
| IP-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMAC | 功能描述:开发软件 100G Ethernet Mac MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMACPHY | 功能描述:开发软件 100 Gb Ethernet MAC PHY MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEPHY | 功能描述:开发软件 100G Ethernet Phy MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。