参数资料
| 型号： | IP-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 39/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页当前第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
Chapter 3: Parameter Settings
3–17
Protocol Parameters
The FIFO buffer threshold low (FTL) value for receiver variations controls when the
aN_arxdav signal is asserted for the read side of the FIFO buffer. If the fill level of the
buffer is higher than the FTL value, the aN_arxdav signal is asserted indicating that
there is a burst of data available.
1
1
There is no requirement to wait for the aN_arxdav signal to be asserted, you can read
from the buffer at any time.
FTL must be greater than zero.
This threshold is defined in terms of bytes, with a valid range from: N to buffer size ,
in increments of N bytes, where:
■
■
■
N = 4 or 8 bytes for 32-bit data path variations
N = 8 or 16 bytes for 64-bit data path variations
N = 16 bytes for 128-bit data path variations
The N -byte values for the 32-bit and 64-bit variations depend on the Atlantic interface
width. If the Atlantic interface width is greater than the data path width, the larger
value for N is used.
For the DIP-4 good and DIP-4 bad threshold values, two 4-bit inputs are associated
with the DIP-4 OOS state machine: good_level ( ctl_rd_dip4_good_threshold ) and
bad_level ( ctl_rd_dip4_bad_threshold ) .
If the stat_rd_dip4_oos signal is high, and all of the DIP-4s in the control words
received in the current clock cycle (up to 8 in 128-bit mode) are good, the good counter
is incremented by 1; otherwise it is reset to 0. If the good counter reaches the
good_level threshold, the stat_rd_dip4_oos flag is cleared. A good_level of 0 is
invalid.
If the stat_rd_dip4_oos signal is low, and all of the DIP-4s in the control words
received in the current clock cycle (up to 8 in 128-bit mode) are errored, the bad
counter is incremented by 1; otherwise it is reset to 0. If the bad counter reaches the
bad_level threshold, the stat_rd_dip4_oos flag is asserted. A bad_level of 0 is
invalid.
1
The receiver may need to receive more control word DIP-4 errors than the DIP-4 bad
threshold parameter set in the wizard, for stat_rd_dip4_oos to go high.
May 2013
Altera Corporation
POS-PHY Level 4 MegaCore Function User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPS054193X | 功能描述:保险丝 800A 1000V 3GKN/75 RoHS:否 制造商:Littelfuse 产品:Surface Mount Fuses 电流额定值:0.5 A 电压额定值:600 V 保险丝类型:Fast Acting 保险丝大小/组:Nano 尺寸:12.1 mm L x 4.5 mm W 安装风格: 端接类型:SMD/SMT 系列:485 |
| IP-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMAC | 功能描述:开发软件 100G Ethernet Mac MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMACPHY | 功能描述:开发软件 100 Gb Ethernet MAC PHY MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEPHY | 功能描述:开发软件 100G Ethernet Phy MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。