参数资料
| 型号： | IP-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 105/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页当前第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
Chapter 6: Testbench
Receiver Testbench Examples
Table 6–3. Error Generation Tasks in the Packet Generation Module
6–5
Task Format
spi_gen.cw2
(cw_type,eops[1:0],sop,
port[7:0],dip4err)
spi_gen.pay (data[15:0])
General Description
Similar to the cw task,
but has separate
arguments for each
control word field.
DIP4 is auto
calculated and
inserted, and it can be
inverted.
Sends a payload data
burst for one cycle.
Input Parameters Description
cw_type sets the control word type, in accordance with
the POS-PHY4 specification.
eops[1:0] sets the EOP status, in accordance with the
POS-PHY4 specification.
sop sets the SOP status, in accordance with the POS-
PHY4 specification.
port[7:0] sets the port address.
When the dip4_err bit is set, the DIP4 calculation is
inverted.
dat[15:0] sets the payload data bytes.
Table 6–4 gives examples of how to simulate the 12 error conditions in the MegaCore
function by running the packet generation tasks in the testbench module. When
simulating errors on the SPI-4.2 interface, you must turn off error checking on the
testbench interface by using the following tasks:
■
■
■
To disable the missing EOP check on the POS-PHY Level 4 interface:
spi_gen.check_meop = 1’b0;
To disable the missing SOP check on the POS-PHY Level 4 interface:
spi_gen.check_msop = 1’b0;
To disable error checking on the data analyzer interface:
sapmon.checking(1’b0);
Table 6–4. Error Simulation Using the Testbench Module (Part 1 of 2)
Error Signal
err_ry_meop
err_ry_msop
err_ry_paddr
err_ry_fifo_oflw
err_rd_dpa
err_rd_abuf_oflw
err_rd_eightn
Testbench Simulation
Using the pkt2 task, send in packets with error code 3:
spi_gen.pkt2( <port> ,/*err*/3, <size> , <pkt_num> );
Using the pkt2 task, send in packets with error code 2:
spi_gen.pkt2( <port> ,/*err*/2, <size> , <pkt_num> );
Using the pkt2 task, send in a packet with an address greater than the setting for number of
ports.
Turn off the data analyzer interface:
sapmon.port0.stop;
spi_gen.idles(10);
Send in a large packet:
spi_gen.next_pkt2( <port> ,/*err*/0,/*size*/5000);
This error signal can only be asserted on a Stratix GX device. Delay one of the bits of the Rx SPI-
4.2 bus by more than the tolerable amount of 4.5,:
delay.bit_delay(/*rctl*/0, /*rdat*/9, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
0, 0, 0);
This error signal cannot be simulated with this version of the testbench.
Using the pkt2 task, send in a packet with a missing EOP and a non 16-byte multiple length:
spi_gen.pkt2( <port> ,/*err*/3,65, <pkt_num> );
May 2013
Altera Corporation
POS-PHY Level 4 MegaCore Function User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPS054193X | 功能描述:保险丝 800A 1000V 3GKN/75 RoHS:否 制造商:Littelfuse 产品:Surface Mount Fuses 电流额定值:0.5 A 电压额定值:600 V 保险丝类型:Fast Acting 保险丝大小/组:Nano 尺寸:12.1 mm L x 4.5 mm W 安装风格: 端接类型:SMD/SMT 系列:485 |
| IP-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMAC | 功能描述:开发软件 100G Ethernet Mac MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMACPHY | 功能描述:开发软件 100 Gb Ethernet MAC PHY MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEPHY | 功能描述:开发软件 100G Ethernet Phy MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。