参数资料
| 型号： | IP-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 68/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页当前第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
4–28
Chapter 4: Functional Description—Receiver
Signals
Table 4–9. SPI-4.2 Channel Control and Status (Part 3 of 3)
Signal
rav_clk
rav_address[3:0]
rav_chipselect
Direction Clock Domain
Input
Input
Input
Description
Avalon-MM clock. Signals prefixed with rav_ are
synchronous to this clock. This port is absent if
asymmetric port support is turned off.
Avalon-MM address. This port is absent if asymmetric
port support is turned off.
Avalon-MM chip select. This port is absent if
asymmetric port support is turned off.
rav_write
rav_read
rav_writedata[15:0]
rav_readdata[15:0]
rav_waitrequest
Input
Input
Input
Output
Output
rav_clk
Avalon-MM write enable. This port is absent if
asymmetric port support is turned off.
Avalon-MM read enable. This port is absent if
asymmetric port support is turned off.
Avalon-MM write data. This port is absent if asymmetric
port support is turned off.
Avalon-MM write data. This port is absent if asymmetric
port support is turned off.
Avalon-MM wait request. This port is absent if
asymmetric port support is turned off.
(1) The nominal phase offset between the clock and data is 180 ? , you may want to put some timing constraints between the clock and status block.
You must take into account the trace delay difference between the clock and status block, to compensate for any difference.
Table 4–10. DPA Control and Status
Signal
Direction
Clock Domain
Description
Error flag to indicate that the DPA circuitry
err_rd_dpa
stat_rd_dpa_locked
stat_rd_dpa_lvds_locked[16:0]
ctl_rd_dpa_force_unlock
POS-PHY Level 4 MegaCore Function User Guide
Output
Output
Output
Input
rdint_clk
could not find byte alignment. This port is
absent if DPA is turned off.
When this signal is high, it indicates that
the DPA aligner has aligned to the training
pattern. This port is absent if DPA is turned
off.
When this signal is high, it indicates that
the DPA PLL has locked. This port is absent
if DPA is turned off.
Forces the DPA circuitry and PLL to unlock
and retrain. This port is absent if DPA is
turned off.
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPS054193X | 功能描述:保险丝 800A 1000V 3GKN/75 RoHS:否 制造商:Littelfuse 产品:Surface Mount Fuses 电流额定值:0.5 A 电压额定值:600 V 保险丝类型:Fast Acting 保险丝大小/组:Nano 尺寸:12.1 mm L x 4.5 mm W 安装风格: 端接类型:SMD/SMT 系列:485 |
| IP-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMAC | 功能描述:开发软件 100G Ethernet Mac MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMACPHY | 功能描述:开发软件 100 Gb Ethernet MAC PHY MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEPHY | 功能描述:开发软件 100G Ethernet Phy MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。