参数资料
| 型号： | IP-POSPHY4 |
| 厂商： | Altera |
| 文件页数： | 112/144页 |
| 文件大小： | 0K |
| 描述： | IP POS-PHY L4 |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | POS-PHY 4 级接口，链路层/物理层 |
| 许可证： | 初始许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页当前第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页
A–2
1
Appendix A: Start-Up Sequence
For a 32-bit transmitter MegaCore function, no PLLs are used so the
ctl_tx_pll_areset and stat_rx_pll_locked signals do not exist.
Table A–1. Start-Up Sequence (Part 1 of 2)
Event
1
Description
Power Up
Receiver MegaCore Function
Assert ctl_rx_pll_areset and
rxreset_n .
The receiver MegaCore function sends
framing pattern( 'b11 ) on rstat[1:0] .
Transmitter MegaCore Function
Assert ctl_tx_pll_areset and
txreset_n .
—
After trefclk stabilizes, deassert the
transmitter PLL reset
Release receiver PLL reset
( ctl_tx_pll_areset ).
2a
Release PLL
areset
( ctl_rx_pll_areset ) after rdclk
stabilizes (timed). Wait for the receiver PLL to
lock ( stat_rx_pll_locked ).
Wait for the transmitter PLL to lock
( stat_tx_pll_locked ). Depending on the
source of trefclk , you can deassert the PLL
reset by observing a PLL locked signal,
waiting for a fixed amount of time, or both.
2b
Wait for other clock
to stabilize.
Wait for all the other clocks ( aN_arxclk ,
rxsys_clk and rav_clk ) to be stable.
Wait for all the clocks ( aN_atxclk ,
txsys_clk and tav_clk ) to be stable.
Wait for at least 4 clock cycles of the
3
Release MegaCore
function reset
Wait for at least 4 clock cycles of the
receiver’s slowest clock, then release the
receiver reset ( rxreset_n ).
transmitter’s slowest clock, then release the
transmitter reset ( txreset_n ).
As soon as reset is released, the MegaCore
function sends a continuous training pattern.
3
4
MegaCore function
Configuration
(Optional)
—
If MegaCore function configuration needs to
be performed, assert ctl_ry_rsfrm to
disable the status finite state machine (FSM)
from transmitting valid status information.
If Asymmetric Port Support and/or Hitless
B/W Reprovisioning is turned on, set up the
calendar parameters using the Avalon ?
Memory-Mapped (Avalon-MM) interface
Interface for details). Once the MegaCore
function configuration is complete deassert
ctl_ry_rsfrm . All the MegaCore function
parameters (signals that start with ctl_ )
must be stable before releasing
ctl_ry_rsfrm .
The MegaCore function may transmit a valid
status frame if the training is complete.
If MegaCore function configuration needs to
be performed, assert ctl_ts_rsfrm to
prevent the MegaCore function from
attempting to frame, and force it to send a
continuous training pattern.
If Asymmetric Port Support and/or Hitless
B/W Reprovisioning is turned on, set up the
calendar parameters using the Avalon-MM
MegaCore function configuration is complete
deassert ctl_ts_rsfrm . All the MegaCore
function parameters (signal that start with
ctl_ ) must be stable before releasing
ctl_ts_rsfrm .
The status framer searches for a valid status
frame.
DPA circuitry locks onto the training pattern
(1 to approximately 1,000 training repetitions
Trained—DPA
are required). Stratix IV, Stratix III, Stratix II,
5a
variations of
receiver MegaCore
functions
and Stratix GX devices indicate altlvds DPA
has locked by asserting
stat_rd_dpa_lvds_locked . DPA channel
—
aligner lock is indicated by
stat_rd_dpa_locked .
POS-PHY Level 4 MegaCore Function User Guide
May 2013 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
| IP-RSDEC | IP REED-SOLOMON DECODER |
| IP-SDI | IP VIDEO INTERFACE - SDI |
| IP-SDRAM/DDR2 | IP DDR2 SDRAM CONTROLLER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPPS054193X | 功能描述:保险丝 800A 1000V 3GKN/75 RoHS:否 制造商:Littelfuse 产品:Surface Mount Fuses 电流额定值:0.5 A 电压额定值:600 V 保险丝类型:Fast Acting 保险丝大小/组:Nano 尺寸:12.1 mm L x 4.5 mm W 安装风格: 端接类型:SMD/SMT 系列:485 |
| IP-QDRII/UNI | 功能描述:开发软件 QDRII SRAM Control MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMAC | 功能描述:开发软件 100G Ethernet Mac MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEMACPHY | 功能描述:开发软件 100 Gb Ethernet MAC PHY MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-100GEPHY | 功能描述:开发软件 100G Ethernet Phy MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
发布紧急采购，3分钟左右您将得到回复。