- 您现在的位置：买卖IC网 > PDF目录16076 > IPR-SLITE2 (Altera)IP SERIALLITE II RENEW PDF资料下载
参数资料
| 型号： | IPR-SLITE2 |
| 厂商： | Altera |
| 文件页数： | 103/110页 |
| 文件大小： | 0K |
| 描述： | IP SERIALLITE II RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | SerialLite II 协议 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页当前第103页第104页第105页第106页第107页第108页第109页第110页
Chapter 5: Testbench
Example Testbench – Verilog HDL
allowing you to easily modify the testbench. You can change the packet size, port
address, number of packets, and so on, or force certain behavior.
5–17
1
This example testbench may not match your testbench exactly.
Table 5–12. Example of a Demonstration Testbench (Part 1 of 5)
Main Section
//SERIALLITE2_TB_MAIN_START
Comments
Start of the testbench main section; the only section
intended to be modified.
integer pkt_cnt_dat_dut;
integer pkt_cnt_pri_dut;
integer pkt_cnt_dat_sis;
integer pkt_cnt_pri_sis;
//----------------------------------------------
-----------
//Define the number of packets / streaming bytes
to be sent
//----------------------------------------------
-----------
integer packets_to_send; initial packets_to_send
= 5;
integer streaming_bytes; initial streaming_bytes
= 1500;
//----------------------------------------------
-----------
initial begin
#1;
exp_tc_cnt = 1;
err_limit = 0;
tc_start(`TBID);
wait (reset_n == 1);
// initialize packet counters
pkt_cnt_dat_dut = packets_to_send;
pkt_cnt_pri_dut = packets_to_send;
pkt_cnt_dat_sis = packets_to_send;
pkt_cnt_pri_sis = packets_to_send;
wait (linked_up == 1);
Declare packet counters.
Defines the number of packets (5) or streaming bytes
(1,500) to be sent.
Main initial block.
Sets expectation for the number of test cases (checks);
this number must match the number of tc_ s ta r t/tc_e n d
pairs in the testbench, otherwise the testbench is declared
INCOMPLETE.
Sets expectation for the number of errors.
Testcase start.
Waiting for the reset to complete; the reset is asserted in a
separate initial block.
Sets the number of packets to be sent to the regular data
port of the DUT MegaCore function.
Sets the number of packets to be sent to the high priority
port of the DUT MegaCore function.
Sets the number of packets to be sent to the regular data
port of the SISTER MegaCore function.
Sets the number of packets to be sent to the high priority
port of the SISTER MegaCore function.
Wait for DUT and SISTER to go into link-up.
January 2014
Altera Corporation
SerialLite II MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| EBM28DRMN-S288 | CONN EDGECARD 56POS .156 EXTEND |
| RSM08DTKI-S288 | CONN EDGECARD 16POS .156 EXTEND |
| ECM06DTMD-S273 | CONN EDGECARD 12POS R/A .156 SLD |
| ECM06DTMN-S273 | CONN EDGECARD 12POS R/A .156 SLD |
| RBM12DCCI-S189 | CONN EDGECARD 24POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-SRAM/QDRII | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SSIP | 功能描述:开发软件 Crypto Bundle BU Solution RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNET | 功能描述:开发软件 Triple Speed Ethernt MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNETF | 功能描述:开发软件 3x Spd Ethernet MAC MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-R-UNIV-CORE | 制造商:Brady Corporation 功能描述:UNIVERSAL RIBBON CORE; For Use With:Bradys IP Printer ;RoHS Compliant: NA |
发布紧急采购，3分钟左右您将得到回复。