- 您现在的位置：买卖IC网 > PDF目录16076 > IPR-SLITE2 (Altera)IP SERIALLITE II RENEW PDF资料下载
参数资料
| 型号： | IPR-SLITE2 |
| 厂商： | Altera |
| 文件页数： | 91/110页 |
| 文件大小： | 0K |
| 描述： | IP SERIALLITE II RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | SerialLite II 协议 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页当前第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页
Chapter 5: Testbench
5–5
Simulation Flow
broadcast mode MegaCore function with multiple SISTER instances that have one
receive and transmit port.
Figure 5–4. SerialLite II Testbench Environment, Verilog HDL Only (Standard Broadcast Mode)
SerialLite II Test b ench
Clock and
Reset
Atlantic
Interface
sl2_top
Generator
SerialLite II
High-Speed
Interface
Atlantic
Interface
AGEN_DAT_DUT
AGEN_PRI_DUT
(IP F u nctional
Sim u lation Model)
sl2_top_sister
(IP F u nctional
Sim u lation Model)
SISTER 0
AMON_DAT_SIS 0
AMON_PRI_SIS 0
AGEN_DAT_SIS 0
AGEN_PRI_SIS 0
DUT
Stat u s
Stat u s
Monitor 1 Monitor X
(SISTER (SISTER
AMON_DAT_DUT 0
AMON_DAT_DUT N-1
0 )
sl2_top_sister
0 )
AMON_DAT_SIS N-1
AMON_PRI_DUT 0
AMON_PRI_DUT N-1
(IP F u nctional
Sim u lation Model)
SISTER N-1
AMON_PRI_SIS N-1
AGEN_DAT_SIS N-1
AGEN_PRI_SIS N-1
Stat u s Stat u s
Monitor 1 Monitor X
(DUT) (DUT)
C u stom
PHY IP
Core
Stat u s Stat u s
Monitor 1 Monitor X
(SISTER (SISTER
N-1 ) N-1 )
Simulation Flow
This section describes the basic steps to use the SerialLite II testbench. The SerialLite II
testbench performs the following tests, if applicable:
■
■
■
■
The testbench waits for the main reset sequence to end.
The testbench waits for both SerialLite II links to come up (DUT and SISTER).
If the regular data port is enabled, the testbench begins to send data from the data
port Atlantic generators (DUT and SISTER side). The data Atlantic monitors check
that the first data matches the first data sent from the generators and so on, until
all the data is sent.
In Verilog HDL only, if the priority data port is enabled, the testbench begins to
send data from the priority port Atlantic generators. The priority Atlantic
monitors checks that the first priority data matches the first priority data sent from
the generator and so on, until all the data is sent.
Once all monitors receive the last packet, the testbench finishes.
You can use the SerialLite II testbench as a template for creating your own testbench
or modify it to increase the testing coverage.
January 2014
Altera Corporation
SerialLite II MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| EBM28DRMN-S288 | CONN EDGECARD 56POS .156 EXTEND |
| RSM08DTKI-S288 | CONN EDGECARD 16POS .156 EXTEND |
| ECM06DTMD-S273 | CONN EDGECARD 12POS R/A .156 SLD |
| ECM06DTMN-S273 | CONN EDGECARD 12POS R/A .156 SLD |
| RBM12DCCI-S189 | CONN EDGECARD 24POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-SRAM/QDRII | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SSIP | 功能描述:开发软件 Crypto Bundle BU Solution RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNET | 功能描述:开发软件 Triple Speed Ethernt MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNETF | 功能描述:开发软件 3x Spd Ethernet MAC MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-R-UNIV-CORE | 制造商:Brady Corporation 功能描述:UNIVERSAL RIBBON CORE; For Use With:Bradys IP Printer ;RoHS Compliant: NA |
发布紧急采购，3分钟左右您将得到回复。