- 您现在的位置：买卖IC网 > PDF目录16076 > IPR-SLITE2 (Altera)IP SERIALLITE II RENEW PDF资料下载
参数资料
| 型号： | IPR-SLITE2 |
| 厂商： | Altera |
| 文件页数： | 78/110页 |
| 文件大小： | 0K |
| 描述： | IP SERIALLITE II RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | SerialLite II 协议 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页当前第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页
4–24
Chapter 4: Functional Description
Signals
Table 4–6. Transceiver Megafunction Signals (Part 2 of 3)
Signal
(1) , (2)
Direction
Clock Domain
Description
err_tc_pcfifo_uflw
[tx n l- 1:0 ]
err_tc_pcfifo_oflw
[tx n l- 1:0 ]
stat_rr_sigdet
[ r x n l- 1:0 ]
Output
Output
Output
tx_coreclock
tx_coreclock
rrefclk
Interface/phase compensation FIFO buffer
underflow signal (Arria II GX and Stratix IV devices
only).
Interface/phase compensation FIFO buffer overflow
signal (Arria II GX and Stratix IV devices only).
This signal is for debugging purposes only and can
be ignored.
stat_rr_gxsync
[ sr x- 1:0 ]
Output
rrefclk
Gives the status of the pattern detector and word
aligner.
Receiver PLL locked signal. Indicates whether or
not the receiver PLL is phase locked to the CRU
reference clock. When the PLL locks to data, which
stat_rr_rxlocked
[ r x n l- 1:0 ]
Output
rrefclk
happens some time after the transceiver’s
rx_freqlocked signal is asserted high, this signal
has little meaning because it only indicates lock to
the reference clock. This signal is active high for
Arria II GX and Stratix IV devices.
stat_rr_freqlock
[ r x n l-1:0]
stat_rr_pattdet
[ sr x-1:0]
Output
Output
rrefclk
rrefclk
Frequency locked signal from the CRU. Indicates
whether the transceiver block receiver channel is
locked to the data mode in the rxin port.
Pattern detection signal
ALTGX Reconfig from the GXB Bus.
reconfig_fromgxb
This signal is connected to the reconfig_fromgxb
Arria II GX or Stratix IV GX:
[recon_quad*17-1:0]
Output
reconfig_clk
port on the altgx_reconfig module. If you use
Arria II GX or Stratix IV device, you must connect
this output to the altgx_reconfig module for
offset cancelation.
ALTGX Reconfig to the GXB Bus.
reconfig_togxb
This signal is connected to the reconfig_togxb
Arria II GX or Stratix IV GX:
[3:0]
Input
reconfig_clk
port on the altgx_reconfig module. If you use
Arria II GX or Stratix IV device, you must connect
this output to the altgx_reconfig module for
offset cancelation.
ALTGX Reconfig Clock to the GXB.
This signal is connected to the reconfig_clk port
reconfig_clk
Input
—
on the altgx_reconfig module. If you use
Arria II GX or Stratix IV device, you must connect
this output to the altgx_reconfig module for
offset cancelation.
Calibration clock for the termination resistor
cal_blk_clk
Input
—
calibration block. The frequency range of
cal_blk_clk is 10 to 125 MHz.
SerialLite II MegaCore Function
User Guide
January 2014 Altera Corporation
相关PDF资料 |
PDF描述 |
|---|---|
| EBM28DRMN-S288 | CONN EDGECARD 56POS .156 EXTEND |
| RSM08DTKI-S288 | CONN EDGECARD 16POS .156 EXTEND |
| ECM06DTMD-S273 | CONN EDGECARD 12POS R/A .156 SLD |
| ECM06DTMN-S273 | CONN EDGECARD 12POS R/A .156 SLD |
| RBM12DCCI-S189 | CONN EDGECARD 24POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-SRAM/QDRII | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SSIP | 功能描述:开发软件 Crypto Bundle BU Solution RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNET | 功能描述:开发软件 Triple Speed Ethernt MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNETF | 功能描述:开发软件 3x Spd Ethernet MAC MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-R-UNIV-CORE | 制造商:Brady Corporation 功能描述:UNIVERSAL RIBBON CORE; For Use With:Bradys IP Printer ;RoHS Compliant: NA |
发布紧急采购，3分钟左右您将得到回复。