- 您现在的位置：买卖IC网 > PDF目录16076 > IPR-SLITE2 (Altera)IP SERIALLITE II RENEW PDF资料下载
参数资料
| 型号： | IPR-SLITE2 |
| 厂商： | Altera |
| 文件页数： | 26/110页 |
| 文件大小： | 0K |
| 描述： | IP SERIALLITE II RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | SerialLite II 协议 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页
Chapter 3: Parameter Settings
Physical Layer Configuration
Table 3–2. Data Rate Dependencies on Transfer Size (Part 2 of 2)
Data Rate
Devices
3–3
2.5 Gbps
3.125 Gbps
3.75 Gbps
5 Gbps
6.375 Gbps
Stratix V
TSIZE= 1, 2
TSIZE= 2
4
TSIZE= 2
4
TSIZE= 2
4
TSIZE= 4
(1) Symmetric mode ( p_RX_NUM_LANE S == p_TX_NUM_LANE S ) only.
The data rates for an individual Arria II GX device are limited to the respective speed
Table 3–3. Arria II GX Speed Grade-Data Rate Limits
Device Speed Grade
C4
C5
C6
Minimum Data Rate (Mbps)
600
600
600
Maximum Data Rate (Mbps)
3,750
3,125
3,125
Transfer size
The Transfer size parameter defines many important characteristics of the MegaCore
function variation. Transfer size determines the number of contiguous data columns
and the internal data path width per lane, where:
■
■
■
A transfer size of 1 equates to an internal data path of 8 bits (Recommended for
less than 2.5 Gbps)
A transfer size of 2 equates to an internal data path of 16 bits (Recommended for
less than or equal to 3.125 Gbps)
A transfer size of 4 equates to an internal data path of 32 bits (only available for
Stratix IV FPGA with transfer size greater than 3.125 Gbps, and must be used
when the data rate exceeds 5 Gbps)
A transfer size determines the width of the SERDES block, where:
■
■
■
A transfer size of 1 equates to a 10 bit-wide SERDES block
A transfer size of 2 equates to a 20 bit-wide SERDES block
A transfer size of 4 equates to a 40-bit wide SERDES block
Reference Clock Frequency
The Reference Clock Frequency parameter defines the frequency of the reference
clock for the Arria II GX or Stratix IV internal transceiver. Valid values change with
the data rate but the reference input clock frequency must be within 50 MHz and 622
MHz.
■
■
The general formula to determine frequency:
Frequency = p×Data Rate/(2×m), where p = 1 or 2, and m = 4, 5, 8, 10, 16, 20, or 25
Condition for frequency to be valid: (50×p) < Frequency < 622
This parameter is only applicable if you chose Arria II GX or Stratix IV devices.
January 2014
Altera Corporation
SerialLite II MegaCore Function
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| EBM28DRMN-S288 | CONN EDGECARD 56POS .156 EXTEND |
| RSM08DTKI-S288 | CONN EDGECARD 16POS .156 EXTEND |
| ECM06DTMD-S273 | CONN EDGECARD 12POS R/A .156 SLD |
| ECM06DTMN-S273 | CONN EDGECARD 12POS R/A .156 SLD |
| RBM12DCCI-S189 | CONN EDGECARD 24POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-SRAM/QDRII | 功能描述:开发软件 QDRII SRAM Control MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-SSIP | 功能描述:开发软件 Crypto Bundle BU Solution RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNET | 功能描述:开发软件 Triple Speed Ethernt MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPR-TRIETHERNETF | 功能描述:开发软件 3x Spd Ethernet MAC MegaCore RENEWAL RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IP-R-UNIV-CORE | 制造商:Brady Corporation 功能描述:UNIVERSAL RIBBON CORE; For Use With:Bradys IP Printer ;RoHS Compliant: NA |
发布紧急采购，3分钟左右您将得到回复。