- 您现在的位置：买卖IC网 > PDF目录136617 > S1C17554B00E10L 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48 PDF资料下载
参数资料
| 型号： | S1C17554B00E10L |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PBGA48 |
| 封装： | 3.137 X 3.137 MM, 0.72 MM HEIGHT, 0.40 MM PITCH, WCSP-48 |
| 文件页数： | 131/318页 |
| 文件大小： | 2643K |
| 代理商： | S1C17554B00E10L |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页当前第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页
19 UNIVERSAL SERIAL INTERFACE (USI) [S1C17564]
S1C17554/564 TECHNICAL MANUAL
Seiko Epson Corporation
19-29
D0
STDIE: Transmit Buffer Empty Interrupt Enable Bit
Enables interrupt requests to the ITC when data written to the transmit data buffer is sent to the shift
register (i.e. when data transmission begins).
1 (R/W): Enabled
0 (R/W): Disabled (default)
Set this bit to 1 to write data to the transmit data buffer using interrupts.
USI Ch.x SPI Master Mode Interrupt Flag Registers (USI_SIFx)
Register name Address
Bit
Name
Function
Setting
Init. R/W
Remarks
USI Ch.x SPI
Master Mode
Interrupt Flag
Register
(USI_SIFx)
0x50c8
0x50e8
(8 bits)
D7–4 –
reserved
–
0 when being read.
D3
SSIF
Transfer busy flag
1 Busy
0 Idle
0
R
D2
SEIF
Overrun error flag
1 Error
0 Normal
0
R/W Reset by writing 1.
D1
SRDIF
Receive buffer full flag
1 Full
0 Not full
0
R/W
D0
STDIF
Transmit buffer empty flag
1 Empty
0 Not empty
0
R/W
Note: This register is effective only in SPI master mode. Configure the USI channel to SPI master mode
before this register can be used.
D[7:4]
Reserved
D3
SSIF: Transfer Busy Flag Bit
Indicates the SPI transfer status.
1 (R):
Operating
0 (R):
Standby (default)
SSIF is set to 1 when the SPI starts data transfer in master mode and is maintained at 1 while transfer is
underway. It is cleared to 0 once the transfer is completed.
D2
SEIF: Overrun Error Flag Bit
Indicates whether an overrun error has occurred or not.
1 (R):
Error occurred
0 (R):
No error (default)
1 (W):
Reset to 0
0 (W):
Ignored
SEIF is set to 1 when an overrun error occurs. At the same time a receive error interrupt request is sent
to the ITC if SEIE/USI_SIEx register is 1. An overrun error occurs when the previous received data in
the receive data buffer before reading is overwritten with a new received data. SEIF is reset by writing 1.
D1
SRDIF: Receive Buffer Full Flag Bit
Indicates the receive data buffer status.
1 (R):
Data full
0 (R):
No data (default)
1 (W):
Reset to 0
0 (W):
Ignored
SRDIF is set to 1 when data received in the shift register is sent to the receive data buffer (when receiv-
ing is completed), indicating that the data can be read. At the same time a receive buffer full interrupt
request is sent to the ITC if SRDIE/USI_SIEx register is 1. SRDIF is reset by writing 1.
D0
STDIF: Transmit Data Buffer Empty Flag Bit
Indicates the transmit data buffer status.
1 (R):
Empty (default)
0 (R):
Data exists
1 (W):
Reset to 0
0 (W):
Ignored
STDIF is set to 1 when the transmit data written to the transmit data buffer is transferred to the shift
register (when transmission starts), indicating that the next transmit data can be written to. At the same
time a transmit buffer empty interrupt request is sent to the ITC if STDIE/USI_SIEx register is 1.
STDIF is reset by writing 1.
相关PDF资料 |
PDF描述 |
|---|---|
| S1C17554D00E10H | 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, UUC |
| S1C17554F00E10P | 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, PQFP64 |
| S1C17564D00E199 | 16-BIT, FLASH, 24 MHz, RISC MICROCONTROLLER, UUC |
| S1C17651B00E199 | 16-BIT, FLASH, 2 MHz, RISC MICROCONTROLLER, PBGA |
| SPC563M54L3COBR | 32-BIT, FLASH, 64 MHz, MICROCONTROLLER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| S1C17555 | 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller |
| S1C17564 | 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller |
| S1C17564D111000 | 制造商:Epson Electronics America Inc 功能描述:16-bit, 128KB Flash (OSC3 = Ceramic) |
| S1C17564F111100 | 功能描述:显示驱动器和控制器 16-bit, 128KB Flash RoHS:否 制造商:Panasonic Electronic Components 工作电源电压:2.7 V to 5.5 V 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:QFN-44 封装:Reel |
| S1C17565 | 制造商:EPSON 制造商全称:EPSON 功能描述:16-bit Single Chip Microcontroller |
发布紧急采购，3分钟左右您将得到回复。