- 您现在的位置：买卖IC网 > PDF目录298840 > AU1550500MBC (ADVANCED MICRO DEVICES INC) 500 MHz, MICROPROCESSOR, PBGA483 PDF资料下载
参数资料
| 型号： | AU1550500MBC |
| 厂商： | ADVANCED MICRO DEVICES INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 500 MHz, MICROPROCESSOR, PBGA483 |
| 封装： | 21 X 21 MM, 0.80 MM PITCH, PLASTIC, LBGA-483 |
| 文件页数： | 245/468页 |
| 文件大小： | 3308K |
| 代理商： | AU1550500MBC |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页当前第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页
AMD Alchemy Au1550 Security Network Processor Data Book
319
Ethernet MACs
30283D
MII Transmit Interface
The MII transmit clock is generated by the external PHY and is sent to the Au1550 processor on the TX_CLK input pin. The
clock can run at 25 MHz or 2.5 MHz, depending on the speed of the network to which the external PHY is attached. The
data is a 4-bit data path, TXD[3:0], from the Au1550 processor to the external PHY and is synchronous with the rising edge
of TX_CLK. The transmit process starts when the Au1550 processor asserts TX_EN, which indicates to the external PHY
that the data on TXD[3:0] is valid.
The Au1550 processor does not implement the TX_ER function; the TX_ER pin on the external PHY device is connected to
VSS.
MII Receive Interface
The MII receive clock is also generated by the external PHY and is sent to the Au1550 processor on the RX_CLK input pin.
The clock is the same frequency as the TX_CLK but is out of phase and can run at 25 MHz or 2.5 MHz, depending on the
speed of the network to which the external PHY is attached.
The receive process starts when RX_DV is asserted. RX_DV must remain asserted until the end of the receive frame. The
Au1550 processor does not implement the RX_ER function.
MII Network Status Interface
The MII also provides the CRS (Carrier Sense) and COL (Collision Sense) signals that are required for IEEE 802.3 opera-
tion. Carrier Sense is used to detect non-idle activity on the network for the purpose of inter-frame spacing timing in half-
duplex mode. Collision Sense is used to indicate that simultaneous transmission has occurred in a half-duplex network.
MII Management Interface
The MII provides a two-wire management interface so that the Au1550 processor can control external PHY devices and
receive status from them.
The MAC can be programmed to send a management frame to the PHY to determine auto-negotiation results and the cur-
rent link status.
MII Management Frames
The format of an MII management frame is defined in Clause 22 of IEEE Std 802.3; see Figure 9-4. The start of an MII
management frame is a preamble of 32 ones that guarantees that the external PHYs are synchronized on the same inter-
face.
Figure 9-4. MII Management Frame Format
The preamble (if present) is followed by a start field (ST) and an operation field (OP). The operation field (OP) indicates
whether the Au1550 processor is initiating a read or write operation. This field is followed by the external PHY address
(PHYAD) and the register address (REGAD). The PHY address of 0x1F is reserved and not to be used.
The register address field is followed by a bus turnaround field (TA). During a read operation, the bus turnaround field is
used to determine if the external PHY is responding correctly to the read request.
During the second cycle of a read operation, if the external PHY is synchronized to the Au1550 processor, the external PHY
drives a 0. During a write access the Au1550 processor drives a 1 for the first bit time of the turnaround field and a 0 for the
second bit time.
After the turnaround field comes the data field. For a write access the Au1550 processor fills this field with data to be written
to the PHY device. For a read access the external PHY device fills this field with data from the selected register.
The last field of the MII management frame is an IDLE field that is necessary to give ample time for drivers to turn off before
the next access.
Preamble
1111… 1111
ST
01
PHY
Address
Register
Address
32
Bits
2
Bits
5
Bits
5
Bits
OP
10 Read
2
Bits
01 Write
TA
Z0 Read
2
Bits
10 Write
Data
16
Bits
Idle
Z
1
Bit
相关PDF资料 |
PDF描述 |
|---|---|
| AU1PDHM3/84A | 1 A, 200 V, SILICON, SIGNAL DIODE, DO-220AA |
| AUM005A0D-SRZ | 1-OUTPUT 10 W DC-DC REG PWR SUPPLY MODULE |
| AUH005A0F-SRZ | 1-OUTPUT 16.5 W DC-DC REG PWR SUPPLY MODULE |
| AV-7036 | YIG TUNED OSCILLATOR, 3000 MHz - 6000 MHz |
| AV-7248 | YIG TUNED OSCILLATOR, 2000 MHz - 8000 MHz |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AU1550-500MBC AA | 制造商:Advanced Micro Devices 功能描述:176 BAL LPFBGA 13X13MM BD 制造商:Raza Microelectronics 功能描述:Raza Microelectronics AU1550-500MBC AA Co-Processors |
| AU1550-500MBD AA | 制造商:Advanced Micro Devices 功能描述:176 BAL LPFBGA 13X13MM BD |
| AU1564 | 制造商:APLUS 制造商全称:APLUS 功能描述:single chip voice synthesizer with 4-bit microprocessor |
| AU1564A | 制造商:APLUS 制造商全称:APLUS 功能描述:single chip voice synthesizer with 4-bit microprocessor |
| AU18-4243-06 | 制造商:FLOWLINE 功能描述:Switch-Pak, Level, Ultrasonic, SPST Relay, PP, 2" NPT, 6" |
发布紧急采购，3分钟左右您将得到回复。