- 您现在的位置：买卖IC网 > PDF目录299522 > MT41J128M16HA-107:D 128M X 16 DDR DRAM, PBGA96 PDF资料下载
参数资料
| 型号： | MT41J128M16HA-107:D |
| 元件分类： | DRAM |
| 英文描述： | 128M X 16 DDR DRAM, PBGA96 |
| 封装： | 9 X 14 MM, LEAD FREE, FBGA-96 |
| 文件页数： | 1/210页 |
| 文件大小： | 12448K |
当前第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页
DDR3 SDRAM
MT41J512M4 – 64 Meg x 4 x 8 Banks
MT41J256M8 – 32 Meg x 8 x 8 Banks
MT41J128M16 – 16 Meg x 16 x 8 Banks
Features
VDD = VDDQ = +1.5V ±0.075V
1.5V center-terminated push/pull I/O
Differential bidirectional data strobe
8n-bit prefetch architecture
Differential clock inputs (CK, CK#)
8 internal banks
Nominal and dynamic on-die termination (ODT)
for data, strobe, and mask signals
CAS READ latency (CL): 5, 6, 7, 8, 9, 10, or 11
POSTED CAS ADDITIVE latency (AL): 0, CL - 1,
CL - 2
CAS WRITE latency (CWL): 5, 6, 7, 8, based on tCK
Fixed burst length (BL) of 8 and burst chop (BC) of 4
(via the mode register set [MRS])
Selectable BC4 or BL8 on-the-fly (OTF)
Self refresh mode
TC of 0°C to +95°C
– 64ms, 8192 cycle refresh at 0°C to +85°C
– 32ms, 8192 cycle refresh at +85°C to +95°C
Clock frequency range of 300–800 MHz
Self refresh temperature (SRT)
Write leveling
Multipurpose register
Output driver calibration
Options1
Marking
Configuration
– 512 Meg x 4
512M4
– 256 Meg x 8
256M8
– 128 Meg x 16
128M16
FBGA package (Pb-free) – x4, x8
– 78-ball (8mm x 10.5mm) Rev. H
DA
– 78-ball (9mm x 11.5mm) Rev. D
HX
– 82-ball (12.5mm x 15mm) Rev. A
JE
FBGA package (Pb-free) – x16
– 96-ball (9mm x 14mm) Rev. D
HA
Timing – cycle time
– 1.07ns @ CL = 13 (DDR3-1866)
-107
– 1.25ns @ CL = 11 (DDR3-1600)
-125
– 1.5ns @ CL = 10 (DDR3-1333)
-15
– 1.5ns @ CL = 9 (DDR3-1333)
-15E
– 1.87ns @ CL = 8 (DDR3-1066)
-187
– 1.87ns @ CL = 7 (DDR3-1066)
-187E
Operating temperature
– Commercial (0°C ≤ TC ≤ +95°C)
None
– Industrial (–40°C ≤ TC ≤ +95°C)
IT
Revision
:A/:D/:H
Note: 1. Not all options listed can be combined to
define an offered product. Use the part
catalog search on http://www.micron.com
for available offerings.
Table 1: Key Timing Parameters
Speed Grade
Data Rate (MT/s)
Target tRCD-tRP-CL
tRCD (ns)
tRP (ns)
CL (ns)
1866
13-13-13
13.91
1600
11-11-11
13.75
1333
10-10-10
15
1333
9-9-9
13.5
-187
1066
8-8-8
15
-187E
1066
7-7-7
13.1
Notes: 1. Backward compatible to 1066, CL = 7 (-187E).
2. Backward compatible to 1333, CL = 9 (-15E).
3. Backward compatible to 1066, CL = 8 (-187).
2Gb: x4, x8, x16 DDR3 SDRAM
Features
PDF: 09005aef826aaadc
2Gb_DDR3_SDRAM.pdf – Rev. K 04/10 EN
1
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2006 Micron Technology, Inc. All rights reserved.
Products and specifications discussed herein are subject to change by Micron without notice.
相关PDF资料 |
PDF描述 |
|---|---|
| MT45W2MW16BBB-856WT | 2M X 16 PSEUDO STATIC RAM, 85 ns, PBGA54 |
| MT46H32M32LGCM-5IT:A | 32M X 32 DDR DRAM, 5 ns, PBGA90 |
| MT46HC32M16LFCX-75:B | 32M X 16 DDR DRAM, 7.5 ns, PBGA90 |
| MT46HC32M16LGCM-54IT:B | 32M X 16 DDR DRAM, 5.4 ns, PBGA90 |
| MT47H32M16BT-37VL:A | 32M X 16 DDR DRAM, 0.5 ns, PBGA92 |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。