- 您现在的位置：买卖IC网 > PDF目录299522 > MT41J128M16HA-107:D 128M X 16 DDR DRAM, PBGA96 PDF资料下载
参数资料
| 型号： | MT41J128M16HA-107:D |
| 元件分类： | DRAM |
| 英文描述： | 128M X 16 DDR DRAM, PBGA96 |
| 封装： | 9 X 14 MM, LEAD FREE, FBGA-96 |
| 文件页数： | 103/210页 |
| 文件大小： | 12448K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页当前第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页
Dynamic ODT
In certain application cases, and to further enhance signal integrity on the data bus, it is
desirable that the termination strength of the DDR3 SDRAM can be changed without
issuing an MRS command, essentially changing the ODT termination on the fly. With
dynamic ODT (RTT(WR)) enabled, the DRAM switches from nominal ODT (RTT,nom) to
dynamic ODT (RTT(WR)) when beginning a WRITE burst and subsequently switches back
to nominal ODT (RTT,nom) at the completion of the WRITE burst. This requirement is
supported by the dynamic ODT feature, as described below.
Functional Description
The dynamic ODT mode is enabled if either MR2[9] or MR2[10] is set to 1. Dynamic
ODT is not supported during DLL disable mode so RTT(WR) must be disabled. The dynam-
ic ODT function is described below:
Two RTT values are available—RTT,nom and RTT(WR)
– The value for RTT,nom is preselected via MR1[9, 6, 2]
– The value for RTT(WR) is preselected via MR2[10, 9]
During DRAM operation without READ or WRITE commands, the termination is con-
trolled
– Nominal termination strength RTT,nom is used
– Termination on/off timing is controlled via the ODT ball and latencies ODTL on
and ODTL off
When a WRITE command (WR, WRAP, WRS4, WRS8, WRAPS4, WRAPS8) is registered,
and if dynamic ODT is enabled, the ODT termination is controlled
– A latency of ODTLcnw after the WRITE command: termination strength RTT,nom
switches to RTT(WR)
– A latency of ODTLcwn8 (for BL8, fixed or OTF) or ODTLcwn4 (for BC4, fixed or
OTF) after the WRITE command: termination strength RTT(WR) switches back to
RTT,nom
– On/off termination timing is controlled via the ODT ball and determined by ODTL
on, ODTL off, ODTH4, and ODTH8
– During the tADC transition window, the value of RTT is undefined
ODT is constrained during writes and when dynamic ODT is enabled (see Table 84
(page 191)). ODT timings listed in Table 83 (page 190) also apply to dynamic ODT mode.
Table 84: Dynamic ODT Specific Parameters
Symbol
Description
Begins at
Defined to
Definition for All
DDR3 Speed Bins Units
ODTLcnw
Change from RTT,nom to
RTT(WR)
Write registration
RTT switched from RTT,nom
to RTT(WR)
WL - 2
tCK
ODTLcwn4
Change from RTT(WR) to
RTT,nom (BC4)
Write registration
RTT switched from RTT(WR)
to RTT,nom
4tCK + ODTL off
tCK
ODTLcwn8
Change from RTT(WR) to
RTT,nom (BL8)
Write registration
RTT switched from RTT(WR)
to RTT,nom
6tCK + ODTL off
tCK
tADC
RTT change skew
ODTLcnw completed
RTT transition complete
0.5tCK ± 0.2tCK
tCK
2Gb: x4, x8, x16 DDR3 SDRAM
Dynamic ODT
PDF: 09005aef826aaadc
2Gb_DDR3_SDRAM.pdf – Rev. K 04/10 EN
191
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2006 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| MT45W2MW16BBB-856WT | 2M X 16 PSEUDO STATIC RAM, 85 ns, PBGA54 |
| MT46H32M32LGCM-5IT:A | 32M X 32 DDR DRAM, 5 ns, PBGA90 |
| MT46HC32M16LFCX-75:B | 32M X 16 DDR DRAM, 7.5 ns, PBGA90 |
| MT46HC32M16LGCM-54IT:B | 32M X 16 DDR DRAM, 5.4 ns, PBGA90 |
| MT47H32M16BT-37VL:A | 32M X 16 DDR DRAM, 0.5 ns, PBGA92 |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。