- 您现在的位置：买卖IC网 > PDF目录299522 > MT41J128M16HA-107:D 128M X 16 DDR DRAM, PBGA96 PDF资料下载
参数资料
| 型号： | MT41J128M16HA-107:D |
| 元件分类： | DRAM |
| 英文描述： | 128M X 16 DDR DRAM, PBGA96 |
| 封装： | 9 X 14 MM, LEAD FREE, FBGA-96 |
| 文件页数： | 167/210页 |
| 文件大小： | 12448K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页当前第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页
List of Tables
Table 1: Key Timing Parameters ...................................................................................................................... 1
Table 2: Addressing ......................................................................................................................................... 2
Table 3: 78-Ball FBGA – x4, x8 Ball Descriptions .............................................................................................. 19
Table 4: 82-Ball FBGA (x4, x8) ........................................................................................................................ 21
Table 5: 96-Ball FBGA – x16 Ball Descriptions ................................................................................................. 23
Table 6: Absolute Maximum Ratings .............................................................................................................. 29
Table 7: Input/Output Capacitance ............................................................................................................... 30
Table 8: Thermal Characteristics .................................................................................................................... 31
Table 9: Timing Parameters Used for IDD Measurements – Clock Units ........................................................... 32
Table 10: IDD0 Measurement Loop ................................................................................................................. 33
Table 11: IDD1 Measurement Loop ................................................................................................................. 34
Table 12: IDD Measurement Conditions for Power-Down Currents .................................................................. 35
Table 13: IDD2N and IDD3N Measurement Loop ................................................................................................ 36
Table 14: IDD2NT Measurement Loop .............................................................................................................. 36
Table 15: IDD4R Measurement Loop ................................................................................................................ 37
Table 16: IDD4W Measurement Loop ............................................................................................................... 38
Table 17: IDD5B Measurement Loop ................................................................................................................ 39
Table 18: IDD Measurement Conditions for IDD6, IDD6ET, and IDD8 .................................................................... 40
Table 19: IDD7 Measurement Loop ................................................................................................................. 41
Table 20: IDD Maximum Limits – Die Rev A ..................................................................................................... 43
Table 21: IDD Maximum Limits – Die Rev D .................................................................................................... 45
Table 22: IDD Maximum Limits – Die Rev H .................................................................................................... 47
Table 23: DC Electrical Characteristics and Operating Conditions ................................................................... 48
Table 24: DC Electrical Characteristics and Input Conditions .......................................................................... 48
Table 25: Input Switching Conditions ............................................................................................................ 49
Table 26: Control and Address Pins ................................................................................................................ 51
Table 27: Clock, Data, Strobe, and Mask Pins ................................................................................................. 51
Table 28: Differential Input Operating Conditions (CK, CK# and DQS, DQS#) .................................................. 52
Table 29: Allowed Time Before Ringback (tDVAC) for CK - CK# and DQS - DQS# .............................................. 53
Table 30: Single-Ended Input Slew Rate Definition ......................................................................................... 54
Table 31: Differential Input Slew Rate Definition ............................................................................................ 56
Table 32: On-Die Termination DC Electrical Characteristics ........................................................................... 57
Table 33: RTT Effective Impedances ................................................................................................................ 58
Table 34: ODT Sensitivity Definition .............................................................................................................. 59
Table 35: ODT Temperature and Voltage Sensitivity ....................................................................................... 59
Table 36: ODT Timing Definitions ................................................................................................................. 60
Table 37: Reference Settings for ODT Timing Measurements .......................................................................... 60
Table 38: 34 Ohm Driver Impedance Characteristics ...................................................................................... 64
Table 39: 34 Ohm Driver Pull-Up and Pull-Down Impedance Calculations ...................................................... 65
Table 40: 34 Ohm Driver IOH/IOL Characteristics: VDD = VDDQ = 1.5V ................................................................ 65
Table 41: 34 Ohm Driver IOH/IOL Characteristics: VDD = VDDQ = 1.575V ............................................................ 65
Table 42: 34 Ohm Driver IOH/IOL Characteristics: VDD = VDDQ = 1.425V ............................................................ 66
Table 43: 34 Ohm Output Driver Sensitivity Definition ................................................................................... 66
Table 44: 34 Ohm Output Driver Voltage and Temperature Sensitivity ............................................................ 66
Table 45: 40 Ohm Driver Impedance Characteristics ...................................................................................... 67
Table 46: 40 Ohm Output Driver Sensitivity Definition ................................................................................... 67
Table 47: 40 Ohm Output Driver Voltage and Temperature Sensitivity ............................................................ 68
Table 48: Single-Ended Output Driver Characteristics .................................................................................... 69
Table 49: Differential Output Driver Characteristics ....................................................................................... 70
Table 50: Single-Ended Output Slew Rate Definition ...................................................................................... 72
2Gb: x4, x8, x16 DDR3 SDRAM
PDF: 09005aef826aaadc
2Gb_DDR3_SDRAM.pdf – Rev. K 04/10 EN
6
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2006 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| MT45W2MW16BBB-856WT | 2M X 16 PSEUDO STATIC RAM, 85 ns, PBGA54 |
| MT46H32M32LGCM-5IT:A | 32M X 32 DDR DRAM, 5 ns, PBGA90 |
| MT46HC32M16LFCX-75:B | 32M X 16 DDR DRAM, 7.5 ns, PBGA90 |
| MT46HC32M16LGCM-54IT:B | 32M X 16 DDR DRAM, 5.4 ns, PBGA90 |
| MT47H32M16BT-37VL:A | 32M X 16 DDR DRAM, 0.5 ns, PBGA92 |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。