- 您现在的位置：买卖IC网 > PDF目录299522 > MT41J128M16HA-107:D 128M X 16 DDR DRAM, PBGA96 PDF资料下载
参数资料
| 型号： | MT41J128M16HA-107:D |
| 元件分类： | DRAM |
| 英文描述： | 128M X 16 DDR DRAM, PBGA96 |
| 封装： | 9 X 14 MM, LEAD FREE, FBGA-96 |
| 文件页数： | 20/210页 |
| 文件大小： | 12448K |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页
determines whether BC4 (chop) or BL8 is used. After a READ command is issued, the
READ burst may not be interrupted.
Table 71: READ Command Summary
Function
Symbol
CKE
CS# RAS# CAS# WE#
BA
[3:0]
An
A12 A10
A[11,
9:0]
Prev.
Cycle
Next
Cycle
READ
BL8MRS,
BC4MRS
RD
H
L
H
L
H
BA
RFU
V
L
CA
BC4OTF
RDS4
H
L
H
L
H
BA
RFU
L
CA
BL8OTF
RDS8
H
L
H
L
H
BA
RFU
H
L
CA
READ with
auto
precharge
BL8MRS,
BC4MRS
RDAP
H
L
H
L
H
BA
RFU
V
H
CA
BC4OTF
RDAPS4
H
L
H
L
H
BA
RFU
L
H
CA
BL8OTF
RDAPS8
H
L
H
L
H
BA
RFU
H
CA
WRITE
The WRITE command is used to initiate a burst write access to an active row. The value
on the BA[2:0] inputs selects the bank. The value on input A10 determines whether or
not auto precharge is used. The value on input A12 (if enabled in the MR) when the
WRITE command is issued determines whether BC4 (chop) or BL8 is used.
Input data appearing on the DQ is written to the memory array subject to the DM input
logic level appearing coincident with the data. If a given DM signal is registered LOW,
the corresponding data will be written to memory. If the DM signal is registered HIGH,
the corresponding data inputs will be ignored and a WRITE will not be executed to that
byte/column location.
Table 72: WRITE Command Summary
Function
Symbol
CKE
CS# RAS# CAS# WE#
BA
[3:0]
An
A12 A10
A[11,
9:0]
Prev.
Cycle
Next
Cycle
WRITE
BL8MRS,
BC4MRS
WR
H
L
H
L
BA
RFU
V
L
CA
BC4OTF
WRS4
H
L
H
L
BA
RFU
L
CA
BL8OTF
WRS8
H
L
H
L
BA
RFU
H
L
CA
WRITE with
auto
precharge
BL8MRS,
BC4MRS
WRAP
H
L
H
L
BA
RFU
V
H
CA
BC4OTF
WRAPS4
H
L
H
L
BA
RFU
L
H
CA
BL8OTF
WRAPS8
H
L
H
L
BA
RFU
H
CA
PRECHARGE
The PRECHARGE command is used to deactivate the open row in a particular bank or
in all banks. The bank(s) are available for a subsequent row access a specified time (tRP)
after the PRECHARGE command is issued, except in the case of concurrent auto pre-
2Gb: x4, x8, x16 DDR3 SDRAM
Commands
PDF: 09005aef826aaadc
2Gb_DDR3_SDRAM.pdf – Rev. K 04/10 EN
116
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2006 Micron Technology, Inc. All rights reserved.
相关PDF资料 |
PDF描述 |
|---|---|
| MT45W2MW16BBB-856WT | 2M X 16 PSEUDO STATIC RAM, 85 ns, PBGA54 |
| MT46H32M32LGCM-5IT:A | 32M X 32 DDR DRAM, 5 ns, PBGA90 |
| MT46HC32M16LFCX-75:B | 32M X 16 DDR DRAM, 7.5 ns, PBGA90 |
| MT46HC32M16LGCM-54IT:B | 32M X 16 DDR DRAM, 5.4 ns, PBGA90 |
| MT47H32M16BT-37VL:A | 32M X 16 DDR DRAM, 0.5 ns, PBGA92 |
相关代理商/技术参数 |
参数描述 |
|---|
发布紧急采购，3分钟左右您将得到回复。